认为板子条目不高就用细线且自动布线。
点评:自动布线会占用更多 PCB 面积,产生巨额过孔。在批量大的家具中,PCB 厂家降价除商务身分外,主要磋议线宽和过孔数目,因其辨认影响 PCB 制品率和钻头浪费。捷配PCB的DFM软件大略协助你进行布线后的可制造分析。
时事二:盲目高下拉电阻
以为总线信号齐用电阻拉一下更坦然。
点评:信号高下拉有原因,但并非整个信号齐需如斯。拉单纯输入信号电流小,但拉被启动信号电流可达毫安级。若系统有较多位地址、数据及遮拦后的总线等信号齐上拉,电阻功耗可达几瓦。
时事三:闲置 I/O 口科罚失当
对 CPU 和 FPGA 无须的 I/O 口先空着。
点评:无须的 I/O 口若悬空,受外界幽微插手就可能成为漂浮输入信号,MOS 器件功耗取决于门电路翻转次数。上拉虽有微安级电流,但最佳设为输出(外接无启动信号)。
时事四:FPGA 资源行使过度
因 FPGA 有剩余门就简陋使用。
点评:FPGA 功耗与使用的触发器数目偏激翻转次数成正比,同型号 FPGA 在不同电路不同期刻功耗可能差百倍。减少高速翻转触发器数目是降功耗要津。
时事五:坑诰小芯片功耗
认为小芯片功耗低无需磋议。
点评:里面不太复杂芯片功耗难细目,主要由引脚电流决定。如 ABT16244 空载耗电不到 1 毫安,但引脚可启动大负载,满负荷功耗可达 960mA(电源电流),热量在负载上。
时事六:存储器片选信号科罚失当
为使读操作快,对用不到的存储器终了信号只接地片选。
点评:多数存储器片选灵验时功耗比无效时大百倍以上,应尽量用 CS 终了芯片,并在自豪条目时裁汰片选脉冲宽度。
时事七:过度追求信号匹配
认为信号过冲唯有匹配好就能摒除。
点评:除少数特定信番外,多数信号有过冲,唯有不外大,不齐需匹配,也不必全齐匹配。如 TTL 输出阻抗低,若用小匹配电阻,电流大、功耗高且信号幅度小,且一般信号陡立电平输出阻抗不同,很难全齐匹配,对 TTL、LVDS、422 等信号作念到过冲可接纳即可。
时事八:认为降功耗与软件无关
以为训斥功耗仅仅硬件东说念主员的事。
点评:硬件是平台,软件起要津作用。总线上芯片拜访、信号翻转大多由软件终了开云kaiyun官方网站,软件减少外存拜访次数(多用寄存器变量、里面 CACHE 等)、实时反应中断(中断低电平灵验且有上拉电阻)等情势可降功耗。
功耗电流电阻降功耗信号发布于:浙江省声明:该文不雅点仅代表作家本东说念主,搜狐号系信息发布平台,搜狐仅提供信息存储空间功绩。